## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-264728

(43) Date of publication of application: 11.10.1996

(51)Int.CI.

H01L 27/105 G11C 11/22 G11C 14/00 H01L 21/8247 H01L 29/788 H01L 29/792

(21)Application number: 07-091418

(71)Applicant : NEC CORP

(22)Date of filing:

24.03.1995

(72)Inventor: OTSUKI TETSUYA


TAKADA TADAHIDE

### (54) NONVOLATILE MEMORY CELL

(57)Abstract:

PURPOSE: To obtain a space saving ferroelectric nonvolatile memory cell suitable for nonvolatile storing the content of registers, or the like, in a processor.

CONSTITUTION: When power is turned ON, the potential difference between ferroelectric capacitors 107 and 108 is brought to zero by means of short circuit switches 105, 106 and then the potential of third control input 5 is increased. Consequently, the data stored in the ferroelectric capacitors 107 and 108 is read out in the form of potential difference and amplified through a flip-flop circuit 100. When power is turned OFF, the potential of third control input 5 is lowered and the potential difference of the flip-flop circuit 100 is written into the ferroelectric capacitors 107 and 108 and then the potential difference between the ferroelectric capacitors 107, 108 is brought to zero by means of the short circuit switches 105, 106.



## **LEGAL STATUS**

[Date of request for examination]

24.03.1995

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2692641

[Date of registration]

05.09.1997

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## (19)日本国特許庁 (JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

# 特開平8-264728

(43)公開日 平成8年(1996)10月11日


(51) Int. Cl. 6	識別記号	. F I				
H01L 27/105 G11C 11/22		H01L 27/10 441				
		G11C 1	1/22			
14/00		1	1/34	352	Α	
H01L 21/8247	•	1	1/40	101		
29/788		H01L 2	29/78	371		
		審査請求 有	請求項の数	11. FD	(全9頁)	最終頁に続く
(21)出願番号	特願平7-91418	(71)出原	頭人 00000	4237		
				氢株式会	社	
(22)出願日	平成7年(1995)3月24日				丁目7番1号	寻 · ·
		(72)発明				
			東京都	『港区芝五	丁目7番1+	号 日本電気株
			式会社	L内		
		(72)発明	月者 高田	正日出		
			東京都	『港区芝五	丁目7番1号	号 日本電気株
			式会社	比内		
		(74)代理	■人 弁理士	. 加藤 .	朝道	

## (54) 【発明の名称】不揮発性メモリセル

#### (57)【要約】

【目的】例えばプロセッサ中のレジスタ等の内容を不揮発で記憶するのに適した、省面積な強誘電体不揮発性メモリセルを提供する。

【構成】電源投入時には、短絡スイッチ105、106により強誘電体キャパシタ107、108間の電位差を共に零とした後、第3の制御入力5の電位を上昇させることにより、強誘電体キャパシタ107、108に記憶されていたデータを電位差として読みとり、フリップフロップ回路100で増幅する。電源切断時には、第3の制御入力5の電位を下げ、フリップフロップ回路100の電位差を強誘電体キャパシタ107、108に書き込んだ後、短絡スイッチ105、106により強誘電体キャパシタ107、108間の電位差を共に零とする。



#### 【特許請求の範囲】

【請求項1】第1、第2の制御入力により駆動され、相 補型の信号を出力する揮発性のメモリ回路と、

前記メモリ回路の第1、第2の入出力端子と第3の制御 入力との間にそれぞれ接続された第1、第2の強誘電体 キャパシタと、

前記メモリ回路の前記第1、第2の入出力端子と前記第 3の制御入力との間にそれぞれ接続された第1、第2の スイッチ素子と、

を含むことを特徴とする不揮発性メモリセル。

【請求項2】前記メモリ回路が、

ソースを前記第1の制御入力に接続し、ドレインを前記 第1の入出力端子に接続し、ゲートを前記第2の入出力 端子に接続した第1のPチャネル型トランジスタと、 ソースを前記第1の制御入力に接続し、ドレインを前記 第2の入出力端子に接続し、ゲートを前記第1の入出力 端子に接続した第2のPチャネル型トランジスタと、 ソースを前記第2の制御入力に接続し、ドレインを前記 第1の入出力端子に接続し、ゲートを前記第2の入出力 端子に接続した第3のNチャネル型トランジスタと、 ソースを前記第2の制御入力に接続し、ドレインを前記 第2の入出力端子に接続し、ゲートを前記第1の入出力 端子に接続した第4のNチャネル型トランジスタと、 を備えたことを特徴とする請求項1記載の不揮発性メモ

【請求項3】前記第1、第2のPチャネル型トランジス タがTFTからなることを特徴とする請求項2記載の不 揮発性メモリセル。

【請求項4】前記メモリ回路が、

ソースを前記第1の制御入力に接続し、ドレインを前記 30 第1の入出力端子に接続し、ゲートを前記第2の入出力 端子に接続した第1のPチャネル型トランジスタと、 ソースを前記第2の制御入力に接続し、ドレインを前記 第2の入出力端子に接続し、ゲートを前記第1の入出力 端子に接続した第2のPチャネル型トランジスタと、 前記第2の制御入力と前記第1の入出力端子との間に接 続した第1の抵抗素子と、

前記第2の制御入力と前記第2の入出力端子との間に接 続した第2の抵抗素子と、

を備えたことを特徴とする請求項1記載の不揮発性メモ 40

【請求項5】前記メモリ回路が、

前記第1の制御入力と前記第1の入出力端子との間に接 続した第1の抵抗素子と、

前記第1の制御入力と前記第2の入出力端子との間に接 続した第2の抵抗素子と、

ソースを前記第2の制御入力に接続し、ドレインを前記 第1の入出力端子に接続し、ゲートを前記第2の入出力 端子に接続した前記第1のNチャネル型トランジスタ ٤.

ソースを前記第2の制御入力に接続し、ドレインを前記 第2の入出力端子に接続し、ゲートを前記第1の入出力 端子に接続した第2のNチャネル型トランジスタと、 を備えたことを特徴とする請求項1記載の不揮発性メモ リセル。

【請求項6】前記メモリ回路が、

ソースを前記第1の制御入力に接続し、ドレインを前記 第1の入出力端子に接続し、ゲートを前記第2の入出力 端子に接続した第1のPチャネル型トランジスタと、

10 ソースを前記第2の制御入力に接続し、ドレインを前記 第2の入出力端子に接続し、ゲートを前記第1の入出力 端子に接続した第2のPチャネル型トランジスタと、 前記第2の制御入力と前記第1の入出力端子との間に接 続した第1のコンデンサと、

前記第2の制御入力と前記第2の入出力端子との間に接 続した第2のコンデンサと、

を備えたことを特徴とする請求項1記載の不揮発性メモ リセル。

【請求項7】前記メモリ回路が、

前記第1の制御入力と前記第1の入出力端子との間に接 続した第1のコンデンサと、

前記第1の制御入力と前記第2の入出力端子との間に接 続した第2のコンデンサと、

ソースを前記第2の制御入力に接続し、ドレインを前記 第1の入出力端子に接続し、ゲートを前記第2の入出力 端子に接続した第1のNチャネル型トランジスタと、

ソースを前記第2の制御入力に接続し、ドレインを前記 第2の入出力端子に接続し、ゲートを前記第1の入出力 端子に接続した第4のNチャネル型トランジスタと、

を備えたことを特徴とする請求項1記載の不揮発性メモ リセル。

【請求項8】前記コンデンサが強誘電体材料を含むこと を特徴とする請求項6又は7記載の不揮発性メモリセ ル。

【請求項9】電源投入時に、

(a)前記第1の制御入力の電位を接地電位に設定し、前 記第2の制御入力の電位を電源電位に設定することによ り前記メモリ回路を非活性化し、

(b)前記第3の制御入力の電位を第1の電位にプリチャ ージし、

(c)前記第1、第2のスイッチ素子を導通状態として、 前記メモリ回路の第1、第2の入出力端子の電位を前記 第3の制御入力の電位と等しくし、

(d)前記第1、第2のスイッチ素子を非導通状態とし、 (e)前記第3の制御入力の電位を第1の電位とは異なる 第2の電位に設定して前記強誘電体キャパシタ間に電位 差を生成し、前記第1、第2の入出力端子上に、強誘電 体の自発分極の状態の違いに起因する電位差を生じさ

50 (f)前記第1の制御信号の電位を電源電位に設定し、前

記第2の制御信号の電位を接地電位に設定して前記メモリ回路を活性化し、前記第1、第2の入出力端子の電位差を増幅して安定に出力し、

前記強誘電体キャパシタに記憶されているデータを読み 出すことを特徴とする請求項1記載の不揮発性メモリセ ル。

【請求項10】電源切断時に、

- (a) 前記第1の制御入力の電位を電源電位に設定し、前記第2の制御入力の電位を接地電位に設定することにより前記メモリ回路を活性化し、
- (b) 前記第3の制御入力の電位を前記第2の電位から前記第1の電位に変更し、
- (c) 前記第1の制御入力の電位を接地電位に設定し、前記第2の制御入力の電位を電源電位に設定することにより前記メモリ回路を非活性化し、
- (d)前記第1、第2のスイッチ素子を導通状態として、 前記メモリ回路の前記第1、第2の入出力端子の電位を 前記第3の制御入力の電位と等しくし、

前記メモリ回路の記憶データを前記強誘電体キャパシタに書き込むことを特徴とする不揮発性メモリセル。

【請求項11】前記第1の電位が接地電位であり、前記第2の電位が電源電位であることを特徴とする請求項9 又は10記載の不揮発性メモリセル。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、不揮発性メモリセル、 特に強誘電体材料を用いた不揮発性メモリセルに関す る。

#### [0.002]

【従来の技術】近年、PZT(ジルコンチタン酸鉛)等の ヒステリシス特性を有する強誘電体材料をメモリセルに 用い、電源を切断しても記憶を保持する機能を持つ不揮 発性メモリが実現されている。このような不揮発性メモ リのなかで、SRAM(スタティック・ランダムアクセスメ モリ)タイプの揮発性メモリセルに強誘電体キャパシタ を接続した構造を持つ不揮発性メモリセルが従来各種提 案されている。

【0003】メモリセルのノードに強誘電体キャパシタを接続した従来の不揮発性メモリセルとして、図9に、特開昭64-66899号公報に開示された不揮発性メモリセルの構成例を示す。これは、「Shadow RAM」と一般に称呼される回路である。

【0004】図9において、7、8はビット線、9はワード線、10~14はクロック入力信号である。101、102はPチャネルトランジスタ、103、104はNチャネルトランジスタであり、トランジスタ101~104はメモリセルのデータを記憶するフリップフロップ(CMOS型スタティックRAMセル)を構成している。107、108は強誘電体キャパシタ、109、110はフリップフロップの内部ノードをビット線7、8に接続するアクセストランジスタ、11

1、112は分離用トランジスタ、113、114は短絡トランジスタである。なお、分離用トランジスタ111、112は通常動作時にオフ状態とされ、通常動作中メモリセル部の入出カノードに生じる電圧遷移は強誘電体キャパシタ107、108に直接伝達されない。

【0005】図10に、特開平5-242667号公報に開示された強誘電体不揮発性メモリセルの構成例を示す。図10において、9はワード線、10、11、12、13、14はクロック入力信号、15、16は2個のデータ入出力信号、17は10パストランジスタ118の入力信号、18はパストランジスタ118の出力信号、115は強誘不揮発性メモリセル、10、102はPチャネル電界効果型トランジスタ、103、104はNチャネル電界効果型トランジスタ、107、108は強誘電体キャパシタ、109、110はアクセストランジスタ、11、112は分離用トランジスタ、113、114は短絡トランジスタ、116、117は常誘電体キャパシタ、118は強誘電体不揮発性メモリセル114に接続されたパストランジスタである。

【0006】図10の回路の場合、強誘電体不揮発性メモリセル115の出力ノードは、パストランジスタ118のゲートに接続されており、不揮発性メモリセル115の記憶内容によってパストランジスタ118のオン/オフが制御できる。このため、このような不揮発性メモリセルを利用することにより、通常電圧で書き換え可能なPLA(Programmable Logic Array)が実現できる。

【0007】図11に、特開平4-367120号公報に開示された強誘電体不揮発性メモリセルの構成例を示す。図11において、6は短絡制御信号、7、8はピット線、9はワード線、10、11、12、14はクロック入力信号、10301、102、103、104はフリップフロップを構成するトランジスタ、119は短絡トランジスタ、107、108は強誘電体キャパシタ、109、110はアクセストランジスタ、111、112は分離用トランジスタである。この回路は、図9、図10に示す回路から強誘電体キャパシタと接地電位間を短絡するトランジスタ113、114を取り除き、フリップフロップの出力ノード間を短絡するトランジスタ119を付加したものである。

[0008]

【発明が解決しようとする課題】今後、例えばプロセッサ中のレジスタの内容を不揮発で記憶する場合、上記した強誘電体不揮発性メモリセルを利用することが考えられる。

【0009】しかしながら、図9〜図11に示した強誘電体不揮発性メモリセルにおいては、アクセストランジスタ109、110、分離用トランジスタ111、112等が必要とされるため、単位メモリセル当たりの面積が大きくなるという問題がある。

【0010】従って本発明の目的は、上記問題点を解決し、より省面積な強誘電体不揮発性メモリセルを提供す 50 ることにある。 10

#### [0011]

【課題を解決するための手段】前記目的を達成するため 本発明は、第1、第2の制御入力により駆動され、相補 型の信号を出力する揮発性のメモリ回路と、前記メモリ 回路の第1、第2の入出力端子と第3の制御入力との間 にそれぞれ接続された第1、第2の強誘電体キャパシタ と、前記メモリ回路の前記第1、第2の入出力端子と前 記第3の制御入力との間にそれぞれ接続された第1、第 2のスイッチ素子と、を含むことを特徴とする不揮発性 メモリセルを提供する。

【0012】本発明の不揮発性メモリセルにおいては、 好ましくは、前記メモリ回路が、ソースを前記第1の制 御入力に接続し、ドレインを前記第1の入出力端子に接 続し、ゲートを前記第2の入出力端子に接続した第1の Pチャネル型トランジスタと、ソースを前記第1の制御 入力に接続し、ドレインを前記第2の入出力端子に接続 し、ゲートを前記第1の入出力端子に接続した第2のP チャネル型トランジスタと、ソースを前記第2の制御入 力に接続し、ドレインを前記第1の入出力端子に接続 し、ゲートを前記第2の入出力端子に接続した第3のN チャネル型トランジスタと、ソースを前記第2の制御入 力に接続し、ドレインを前記第2の入出力端子に接続 し、ゲートを前記第1の入出力端子に接続した第4のN チャネル型トランジスタと、を備えたことを特徴とす

【0013】本発明の不揮発性メモリセルにおいては、 好ましくは、前記第1、第2のPチャネル型トランジス 夕がTFTからなる。

【0014】本発明の不揮発性メモリセルにおいては、 好ましくは、前記メモリ回路は、ソースを前記第1の制 御入力に接続し、ドレインを前記第1の入出力端子に接 続し、ゲートを前記第2の入出力端子に接続した第1の Pチャネル型トランジスタと、ソースを前記第2の制御 入力に接続し、ドレインを前記第2の入出力端子に接続 し、ゲートを前記第1の入出力端子に接続した第2のP チャネル型トランジスタと、前記第2の制御入力と前記 第1の入出力端子との間に接続した第1の抵抗素子と、 前記第2の制御入力と前記第2の入出力端子との間に接 続した第2の抵抗素子と、から構成してもよい。

【0015】本発明の不揮発性メモリセルにおいては、 好ましくは、前記メモリ回路は、前記第1の制御入力と 前記第1の入出力端子との間に接続した第1の抵抗素子 と、前記第1の制御入力と前記第2の入出力端子との間 に接続した第2の抵抗素子と、ソースを前記第2の制御 入力に接続し、ドレインを前記第1の入出力端子に接続 し、ゲートを前記第2の入出力端子に接続した前記第1 のNチャネル型トランジスタと、ソースを前記第2の制 御入力に接続し、ドレインを前記第2の入出力端子に接 続し、ゲートを前記第1の入出力端子に接続した第2の Nチャネル型トランジスタと、から構成してもよい。

【0016】本発明の不揮発性メモリセルにおいては、 好ましくは、前記メモリ回路は、ソースを前記第1の制 御入力に接続し、ドレインを前記第1の入出力端子に接 続し、ゲートを前記第2の入出力端子に接続した第1の Pチャネル型トランジスタと、ソースを前記第2の制御 入力に接続し、ドレインを前記第2の入出力端子に接続 し、ゲートを前記第1の入出力端子に接続した第2のP チャネル型トランジスタと、前記第2の制御入力と前記 第1の入出力端子との間に接続した第1のコンデンサ と、前記第2の制御入力と前記第2の入出力端子との間 に接続した第2のコンデンサと、から構成してもよい。 【0017】本発明の不揮発性メモリセルにおいては、 好ましくは、前記メモリ回路は、前記第1の制御入力と 前記第1の入出力端子との間に接続した第1のコンデン サと、前記第1の制御入力と前記第2の入出力端子との 間に接続した第2のコンデンサと、ソースを前記第2の 制御入力に接続し、ドレインを前記第1の入出力端子に 接続し、ゲートを前記第2の入出力端子に接続した第1 のNチャネル型トランジスタと、ソースを前記第2の制 御入力に接続し、ドレインを前記第2の入出力端子に接 続し、ゲートを前記第1の入出力端子に接続した第2の Nチャネル型トランジスタと、から構成してもよい。 【0018】本発明の不揮発性メモリセルにおいては、 好ましくは、上記コンデンサが強誘電体材料から形成さ

【0019】本発明の不揮発性メモリセルにおいては、 好ましくは、電源投入時に、(a)前記第1の制御入力の 電位を接地電位に設定し、前記第2の制御入力の電位を 電源電位に設定することにより前記メモリ回路を非活性 化し、(b)前記第3の制御入力の電位を第1の電位にプ リチャージし、(c)前記第1、第2のスイッチ素子を導 通状態として、前記メモリ回路の第1、第2の入出力端 子の電位を前記第3の制御入力の電位と等しくし、(d) 前記第1、第2のスイッチ素子を非導通状態とし、(e) 前記第3の制御入力の電位を第1の電位とは異なる第2 の電位に設定して前記強誘電体キャパシタ間に電位差を 生成し、前記第1、第2の入出力端子上に、強誘電体の 自発分極の状態の違いに起因する電位差を生じさせ、 (f)前記第1の制御信号の電位を電源電位に設定し、前 40 記第2の制御信号の電位を接地電位に設定して前記メモ リ回路を活性化し、前記第1、第2の入出力端子の電位 差を増幅して安定に出力し、前記強誘電体キャパシタに 記憶されているデータを読み出すことを特徴とする。 【0020】本発明の不揮発性メモリセルにおいては、 好ましくは、電源切断時に、(a)前記第1の制御入力の 電位を電源電位に設定し、前記第2の制御入力の電位を 接地電位に設定することにより前記メモリ回路を活性化

し、(b)前記第3の制御入力の電位を前記第2の電位か ら前記第1の電位に変更し、(c)前記第1の制御入力の 電位を接地電位に設定し、前記第2の制御入力の電位を

電源電位に設定することにより前記メモリ回路を非活性 化し、(d)前記第1、第2のスイッチ素子を導通状態と して、前記メモリ回路の前記第1、第2の入出力端子の 電位を前記第3の制御入力の電位と等しくし、前記メモ リ回路の記憶データを前記強誘電体キャパシタに書き込 むことを特徴とする。電源投入時、切断時において、前 記第1の電位は好ましくは接地電位とされ、前記第2の 電位は好ましくは電源電位とされる。

#### [0021]

【作用】本発明によれば、強誘電体不揮発性メモリセル 10 から、アクセストランジスタ、分離用トランジスタを取 り除くことにより、メモリセルの面積を前記従来例より も小さなものとしている。そして、本発明においては、 好ましくは、電源投入時にはスイッチ素子を短絡させて 強誘電体キャパシタ間の電位差を共に零とした後、第3 の制御入力の電位を上昇させることにより、強誘電体キ ャパシタに記憶されていたデータを電位差として読み取 り、フリップフロップからなるメモリ回路で増幅する。 また、電源切断時には、第3の制御入力の電位を下げ、 フリップフロップ回路の電位差を強誘電体キャパシタに 20 書き込んだ後、スイッチ素子により強誘電体キャパシタ 間の電位差を共に零とする。

#### [0022]

【実施例】図面を参照して、本発明の実施例を以下に説 明する。図1に本発明の一実施例の構成を示す。

【0023】図1において、1、2は第1、第2の2つ の相補データ入出力信号、3は第1の制御入力、4は第 2の制御入力、5は第3の制御入力、6は短絡制御信 号、101、102はPチャネル電界効果型トランジスタ、10 3、104はNチャネル電界効果型トランジスタでありトラ 30 ンジスタ101~104はフリップフロップ回路100を構成し ている。105、106はNチャネル電界効果型トランジスタ (「短絡スイッチ」ともいう)、107、108は強誘電体キ ャパシタである。Nチャネル電界効果型トランジスタ10 5、106はフリップフロップ回路100の入出力ノードと第 3の制御入力5との間に強誘電体キャパシタ107、108に 並列形態に接続され、ゲートに短絡制御信号が接続され ている。

【0024】図1を参照して、本実施例のフリップフロ ップ回路100は、Pチャネル電界効果型トランジスタ10 1、102、Nチャネル電界効果型トランジスタ103、104の 4つのトランジスタから構成されているが、以下に示す ような各種構成としてもよい。

【0025】例えば、図2に示すように、図1のPチャ ネル電界効果型トランジスタ101、102をTFT (薄膜ト ランジスタ)で構成してもよい。

【0026】また、図2に示すように、図1のNチャネ ル電界効果型トランジスタ103、104のかわりに2つの抵 抗素子120、121を挿入してもよい。

ネル電界効果型トランジスタ101、102のかわりに2つの 抵抗素子120、121を挿入してもよい。

【0028】図4に示すように、図1のNチャネル電界 効果型トランジスタ103、104のかわりに2つのコンデン サ122、123を挿入してもよい。

【0029】また、図5に示すように、Pチャネル電界 効果型トランジスタ101、102のかわりに2つのコンデン サ122、123を挿入してよい。なお、図4、図5の回路中 のコンデンサ122、123としてPZT等の強誘電体材料を用 いる場合もある。

【0030】次に、図6及び図7の波形図を参照して、 図1に示す本実施例の動作を説明する。図6は、電源投 入時の動作波形、図7は電源切断時の動作波形を示す波 形図である。

【0031】本実施例の強誘電体不揮発性メモリセルに おいては、前記従来例で設けられていたアクセストラン ジスタ、分離用トランジスタは省かれており、強誘電体 キャパシタ107、108からフリップフロップ回路100への データの転送、即ち不揮発性部分から揮発性部分へのロ ードは電源投入時に行われ、逆にフリップフロップ回路 100から強誘電体キャパシタ107、108へのデータの転 送、即ち揮発性部分から不揮発性部分へのリストアは電 源切断時に行われる。

【0032】電源投入時、図6を参照して、期間T1 で、第1の制御入力3は接地電位、第2の制御入力4は 電源電位、第3の制御入力5は接地電位、短絡制御信号 6は電源電位に設定される。このとき、フリップフロッ プ回路100は非活性化され、2つの出力1、2の差電位 の増幅動作を行わない。

【0033】期間T2で、短絡制御信号6の電位がNチ ャネル電界効果型トランジスタ105、106のしきい値電圧 V. を上回るとNチャネル電界効果型トランジスタ10 5、106は導通状態となり短絡スイッチとして作用し、フ リップフロップ回路100の出力1、2はともに第3の制御 入力5の電位(=接地電位)に等しくされる。

【0034】期間T1、T2では、強誘電体キャパシタ 107、108間にかかる電位差は、短絡スイッチの働きによ り、最大でもしきい値電圧V.,に抑えられるため、強誘 電体キャパシタ107、108に記憶された情報がこの間に破 40 壊されることはない。

【0035】次に、期間T3で、短絡制御信号6を低レ ベルに下げ、Nチャネル電界効果型トランジスタ105、1 06を非導通状態とする。そして、第3の制御入力5を高 レベル(=電源電位)に上げる。

【0036】ここで、電源投入前に、強誘電体キャパシ タ107にデータ"1"、強誘電体キャパシタ108にデータ "0"が記憶されているものとし、そのヒステリシス特 性が図8に示されるようなものであると想定する。

【0037】この時、強誘電体キャパシタ107の分極は 【0027】さらに、図3に示すように、図1のPチャ 50 aからbに、強誘電体キャパシタ108の分極はcからb

に移動し、電荷Q<sub>1</sub>、Q<sub>0</sub>に比例する電位V<sub>1</sub>、V<sub>0</sub>がフリ ップフロップ回路100の出力1、2にそれぞれ読み出さ れる。

【0038】期間T4で、第1の制御入力3を電源電 位、第2の制御入力4を接地電位にすることにより、フ リップフロップ回路100を活性化する。その結果、フリ ップフロップ回路100の2つの出力1、2の差電位が増 幅され、強誘電体キャパシタ107、108に記憶されたデー タのフリップフロップ回路100へのロードが完了する。

【0039】次に、図7を参照して、電源切断時の動作 10 について説明する。

【0040】期間T5では、第1の制御入力3は電源電 位、第2の制御入力4は接地電位に設定されているた め、フリップフロップ回路100は活性化されている。

【0041】期間T6で、第3の制御入力3が電源電位 から接地電位に下がり、強誘電体キャパシタ107の分極 はりからdに、強誘電体キャパシタ108の分極はcから bに移動する(図8参照)。

【0042】期間T7で、第1の制御入力3が電源電位 から接地電位に立ち下がり、第2の制御入力4が接地電 20 位から電源電位に立ち上がる。この結果、フリップフロ ップ回路100は非活性化される。

【0043】期間T8で、短絡制御信号6が電源電位に 立ち上がり、フリップフロップ回路100の出力1、2は ともに第3の制御入力3の電位(=接地電位)に等しく される。

【0044】この結果、強誘電体キャパシタ107の分極 は dから a に移動し、強誘電体キャパシタ108の分極は bのままとされる。このため、強誘電体キャパシタ107 にデータ"1"が、強誘電体キャパシタ108にデータ "0"が書き込まれ、フリップフロップ回路100から強 誘電体キャパシタ107、108へのデータのリストアが完了 する。

【0045】以上、本発明を上記実施例に即して説明し たが、本発明は上記態様にのみ限定されず、本発明の原 理に準ずる各種態様を含むことは勿論である。

[0046]

【発明の効果】以上説明したように、本発明の強誘電体 不揮発性メモリセルを利用することにより、プロセッサ 中のレジスタの内容を不揮発で記憶するための回路オー 40 120、121 抵抗素子 パーヘッドが従来よりも小さくできる。

#### 【図面の簡単な説明】

【図1】本発明の一実施例に係る不揮発性強誘電体メモ リセルの回路構成を示す図である。

【図2】図1中のフリップフロップ回路100の第2の態 様を示す図である。

【図3】図1中のフリップフロップ回路100の第3の熊 様を示す図である。

【図4】図1中のフリップフロップ回路100の第4の態 様を示す図である。

【図5】図1中のフリップフロップ回路100の第5の態 様を示す図である。

【図6】本発明の一実施例に係る不揮発性強誘電体メモ リセルの電源投入時の動作波形を示す図である。

【図7】本発明の一実施例における不揮発性強誘電体メ モリセルの電源切断時の動作波形を示す図である。

【図8】図1中の2つの強誘電体キャパシタのヒステリ シス特性を説明する図である。

【図9】不揮発性強誘電体メモリセルの第1の従来例の 構成を示す図である。

【図10】不揮発性強誘電体メモリセルの第2の従来例 の構成を示す図である。

【図11】不揮発性強誘電体メモリセルの第3の従来例 の構成を示す図である。

#### 【符号の説明】


- 1、2 第1、第2の2つの相補データ入出力信号
- 3 第1の制御入力信号
- 4 第2の制御入力信号
  - 5 第3の制御入力信号
  - 短絡制御信号
  - 7、8 ビット線
  - 9 ワード線
  - 10、11、12、13、14 クロック入力信号
  - 15、16 データ入出力信号
  - 17 パストランジスタ118の入力信号
  - 18 パストランジスタ118の出力信号
  - 100 フリップフロップ回路
- 30 101、102 Pチャネル電界効果型トランジスタ
  - 103、104 Nチャネル電界効果型トランジスタ
  - 105、106 短絡トランジスタ
  - 107、108 強誘電体キャパシタ
  - 109、110 アクセストランジスタ
  - 111、112 分離用トランジスタ
  - 113、114 短絡トランジスタ
  - 116、117 常誘電体トランジスタ
  - 118 パストランジスタ
  - 119 短絡トランジスタ


122、123 コンデンサ


V<sub>1</sub>。 図1のNチャネル電界効果型トランジスタ105、1 06のしきい値電圧


a、b、c、d 強誘電体キャパシタ105、106のヒステ リシス・カープにおける位置


V, 、V。 データ"1"、"0"に対応する強誘電体キ ャパシタ105、106からそれぞれ読み出される電位


















【図8】

強誘電体キャパシタ	107	108		
データ	. "1"	"O"		
ヒステリシス ・カーブ	分極電荷Q Q <sub>1</sub> 電圧V	0° : 1 0 0		

【図10】



フロントページの続き

(51) Int. Cl. 6

識別記号

庁内整理番号

FΙ

技術表示箇所

H01L 29/792